PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-193559

(43) Date of publication of application: 10.08.1988

(51)Int.CI.

H01L 27/14 HO4N 5/335

(21)Application number : 62-026123

(71)Applicant: NIKON CORP

(22)Date of filing:

06.02.1987


(72)Inventor: AKAGAWA KEIICHI

(54) MOS IMAGE SENSOR

(57)Abstract:

PURPOSE: To diffuse pairs of holes and electrons generated in each layer into other picture elements and to avoid cross talk, by isolating a well for every picture element.

CONSTITUTION: Wells 13 and 18 are independently provided for each picture element on a semiconductor substrate. Pairs of electrons and holes are generated in an N+ type semiconductor neutral region 11, which is a light receiving region, a depletion layer 12 and the P-well 13 with incident light P1. Of these electronhole pairs, a part of minority carriers, which are generated in the P-well 13 are moved upward. Electric charge, which is stored in a bonding capacitor, i.e., a bonding capacitor 12 between the region 11 and the P-well 13, is discharged. Meanwhile, the other part is moved downward and becomes a current, which flows out of a wiring 5, together with the electron-hole pairs, which are generated in a depletion layer 14 and an N-type semiconductor substrate 15. At this time, electric charge, which is charged in the N+ diffused part, i.e., the neighboring light receiving part, is not discharged. Therefore, cross talk is not generated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

FP04-0386-00WO-HP Search Report (2005.03.08) 4/5

19日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭63 - 193559

Mint Cl. 4

識別記号

庁内整理番号

砂公開 昭和63年(1988)8月10日

H 01 L 27/14 H 04 N 5/33

A - 7525 - 5F E - 8420 - 5C

審査請求 未請求 発明の数 1 (全4頁)

S発明の名称 MOS型イメージセンサ

> ②特 願 昭62-26123

1日29 願 昭62(1987)2月6日

砂発 明 者

東京都品川区西大井1丁目6番3号 日本光学工業株式会 社大井製作所内

む出 願 人 日本光学工業株式会社

東京都千代田区丸の内3丁目2番3号

弁理士 渡辺 隆男

MOS型イメージセンサ 1. 発明の名称

2. 特許請求の範囲

半導体基板に複数の互いに分離したウェル拡散 を備え、譲ウエル拡散の各々に1つの受光部と1 つのMOSスイッチを備えた事を特徴とするMO S型イメージセンサ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はMOS型イメージセンサに関するもの である.

(従来の技術)

従来のMOS型イメージセンサ(面センサ、ラ インセンサ)では、シリコン基板に拡散層を形成 して 2 層構造としたものと、 2 回の拡散工程によ り3暦構造としたものとがある。

第3図は前記2回の拡散工程により3層構造と

したMOS型ラインセンサの両端の受光部分の断 面図を示す。第3図に於いて25はN形半導体よ りなる基板、23は該基板25中に全画業共通に 設けられるP形半球体による電位井戸(以下P-We 11と称す)、21、26は前記P-Well中に設けら れた各画素を確定するN・半導体であり、以上の 3 層よりなる。この 3 層はいずれも中性領域であ る。 2 2 、 2 4 、 2 7 は上記 3 短の各 P - N 接合 部の空乏層である。

この例では、N形半導体基板にP形半導体の拡散 層を全両索共通に形成してP-Wellを構成し、その P-Wellの中に複数のN・型半導体の拡散層を独立 して列状に整列する如く形成する。なN・型半導 体とP-Wellとの接合容量が受光部を構成する。 尚、 接N・半球体に図示しないゲート酸化膜と金属 ゲート及び配線が形成されて各画素毎にMOSス イッチを構成している。このMO·Sスイッチを1 西景ずつ尊通制御して充電電波を検出するもので

第3図に示す如き従来の3層構造のものでは各

特開昭63-193559(2)

百素への入射光Pl、P2に対してN・型半弧体 21、26の層でその光效度に応じた数の電子・ 正孔対が発生する。空乏暦22、27には予め一 定電圧に充電されており、入射光により発生した 電子・正孔対と再結合する。一定時間後に該空乏 暦22、21を再充電する際の充電電流を信号と して検出する。この時被長の長い入射光はN・型 半導体21、26の層より更に深層のP-Well23 や更に深部の基板25に至り、スメアの原因とな る。しかし第3図に示す如き3層構造のものでは、 基版25に於いて発生した電子・正孔対は空乏層 2.4によって各画素間即ちN・型半選体2.1 と 2. 6とは隔離されており、該電子・正孔対のN・半 導体21、26への拡散を阻止する様な構成と なっている。従って各画素間の信号の混合がなく、 クロストークが低波できるという特徴がある。

(発明が解決しようとする問題点)

しかし、上述の如き従来の3層構造のものでは P-Well23で発生した電子・正孔対に対しては2

(問題点を解決する為の手段)

上記問題点の解決の為に本発明では画景ごとに ウェルを分離する様構成した。

(作用)

本発明では基板、ウェルが函素毎に電位的に完全に分離しているので各商素間の信号の混合が無く、クロストークを防止する事が出来る。

(実施例)

第1図は本発明のMOS型ラインセンサの実施例の2 画素分の平面図であって、 第1図に於いて、3はゲート、4は読出し線、5は配線でP-We 1113、18に一定の電圧を与える。确、P-We11の場合はグランド電位である。6は素子の厚さ方向に重ねて形成された原相互を電気的に接続するみのコンタクトホール、7はゲート酸化膜、8はMOSスイッチのドレインを形成するN・型半導体の拡散である。受光部11、16、ゲート酸化

本発明はこれらの欠点を解決し、環層(基板)中に発生した電子・正孔対は勿論、電位非戸(ウェル)中に発生した電子・正孔対も各面素を越えて拡散しない様にして各面素間で信うが混合しない即ちクロストークの無いMOS型ラインセンサーの構造を提案することを目的とする。

股7、ゲート3、ドレイン8、読み出し級4は受 光部11、16をソースとするMOS型FETの スイッチング素子を形成する。ウェル13、18 が、半導体基板上に各画素低に独立して設けられ ている。

以上の如く構成したMOS型ラインセンサの受 光部11を含む i 西素についての1サイクルの動作を順を追って説明する。

たずゲート3の電位を高くし、MOS型FETのスイッチをONにし、読み出し線4を通して、受光部であるN・型半球体拡散11とP-Meil13との接合容量を一定電圧に充電する。充電が終わればMOS型FETのスイッチをOFFにする。受光部11に入射した光に応じて発生した電子と正れは、受光部11の接合容量に予め一定電圧に充電された電荷を放電する。一定時間後にゲート3をONして読み出し線4から再び一定電圧に充電し、その充電電波から放電した電荷を検出する。

第2図は第1図の9-10矢視筋面図である。 入射光P1によって、受光領域であるN・型半

特開昭63-193559(3)

理体中性領域11、空芝暦12、P-Well13で発生した電子・正孔対のうちP-Well13で発生したものの少数キャリア(電子)の一部は上方へ移動して接合容量即ち前述の如くN・型半球体11、P-Well13間の接合容量12に否積された電荷を放電する。一方他の一部は下方へ移動して空芝暦14、N型半球体基版15で発生した電子・正孔対と共に、第1回の配線5から流れ出る電流になり、隣の受光部21のN・拡散に充電されている電荷を放電しない。よってクロストークは発生しない。

尚、第1図にはスキャナ回路は省略されている。 この様な構成即 5P- Weil を各西素毎に分離して 構成する為にはP- Weil を形成する歴従来使用して いたフォトマスクを、各西素毎に分離したフォト マスクに変更すれば良い。

両、実施例ではN形半専体よりなる基板にP-Wellを形成し、なP-WellにN・型半導体を形成する例によって説明したが、これに限らずPとNの逆転した構成つまり、P形半導体よりなる基板にW-

Weilを形成し、抜 K-Weilに P・拡散の受光部を構成したものにも本発明は適用出来る事は勿論である。 又、 実施例ではラインセンサの 2 西雲分を示したが本発明は多数西雲のラインセンサは勿論、 2 次元の MOS型エリアセンサにも適用出来る。


(発明の効果)


以上のように本発明によれば、素子の厚み方向に耐磨された各層の何れに於いても、正孔、電子何れに対しても各番素の間に電位障壁或いは接合等の簡銀するものを有する構造であり、各層が各番素体に完全に分離するので各層に発生した正孔、電子対が他番素に拡散する事が無く、クロストークも無くなり、スノアのないMOS型イメージセンサが得られる。

4. 図面の簡単な説明

第1図は本発明による装置の平面図、第2図は 第1図の断面図、第3図は従来の装置の断面図。

(主要部分の符号の説明)







鹤 1 図

FP04-0386-00WO-HP Search Report (2005.03.08) 4/5

特開昭63-193559(4)



第 2 図



第3図